ホワイトペーパー
Calibre RVE での LVS Recon 実行による短時間の隔離の高速化
複雑なSoC設計におけるLVSエラーに悩まされていませんか?
先端技術ノードでの急ぎの設計は、特にネットのショートによるLVSエラーの発生につながり、SoC検証の遅延につながります。LVSのターンアラウンドを短縮するには、以下のステップに重点を置きましょう。
- 効率性を高めるために重大なエラー解決を優先する
- 高度なデバッグツールを導入して、ショートしたネットを早期に検出する
- 複雑性の増大に対応するための設計手法の最適化
詳しいホワイトペーパーをご覧ください。.
協賛:シーメンスデジタルインダストリーズソフトウェア
このページはファストパス テスト済みで、Microsoft アクセシビリティ機能に準拠しています。