ホワイトペーパー
Calibre RVE での LVS Recon 実行による短時間の隔離の高速化
複雑な SoC 設計における LVS エラーに悩まされていませんか?
高度なテクノロジ ノードで設計を急ぐと、LVS エラー (特にネットの短絡) が発生し、SoC 検証が遅くなることがよくあります。 LVS のターンアラウンドを加速するには、次の手順に重点を置いてください。
- 効率を高めるために重大なエラーの解決を優先する
- 高度なデバッグツールを使用して、短絡したネットを早期に検出します
- 設計手法を最適化して増大する複雑さを管理する
詳細については、この詳細なホワイトペーパーをご覧ください。
後援:シーメンス デジタル インダストリーズ ソフトウェア
このページはファストパス テスト済みで、Microsoft アクセシビリティ機能に準拠しています。
